Multi-Die Verification

Dans cet entretien, Paul Graykowski, directeur de produit chez Cadence, discute avec Ed Sperling des défis de la vérification des systèmes multi-puces (multi-die). Il explique que la vérification est souvent négligée au profit des aspects physiques, mais qu’elle est cruciale pour réussir du premier coup. Le principal problème est de réutiliser les bancs de test existants des puces individuelles pour les intégrer dans un système complet, surtout lorsque les puces proviennent de fournisseurs différents. La solution proposée par Cadence consiste à partitionner le système en simulations distinctes pour chaque puce, synchronisées via une interface transactionnelle (comme UCIe). Cette approche permet de répartir la charge sur une ferme de calcul, d’accélérer la simulation et de faciliter la vérification précoce (shift-left). Les ingénieurs peuvent conserver leurs bancs de test existants, en ajustant simplement les cartes mémoire et en ajoutant des tests spécifiques pour les performances globales. L’outil de Cadence, Excelium, permet cette simulation distribuée, avec des gains de performance rapportés jusqu’à 3x. La discussion aborde également l’impact sur les ingénieurs de vérification, la complexité croissante avec le nombre de puces, et la tendance vers une adoption plus large de cette technologie.